
6.1. CIRCUITE LOGICE SECVENȚIALE - GENERALITĂȚI

Circuitele logice secvențiale (CLS) – sunt circuite logice combinaționale cu memorie. Aceste circuite se caracterizează prin faptul că în fiecare moment starea logică a ieșirilor depind atât de starea logică a intrărilor cât și de stările logice anterioare ale intrărilor sau ale circuitului.

Un circuit logic secvențial se obține dintr-un circuit logic combinațional la care se adaugă o serie de elemente de circuit secundare (elemente de memorie), care reprezintă conexiuni de reacție inversă (prin intermediul elementelor de memorie o parte din ieșirile circuitului sunt conectate la intrările circuitului). În **figura 6.1.1** este reprezentată schema bloc a unui circuit logic secvențial.




Figura 6.1.1 Schema bloc a unui circuit logic secvențial

X_0, X_1, \dots, X_n – intrări principale accesibile din exterior

Z_0, Z_1, \dots, Z_m – ieșiri principale accesibile din exterior

Y_0, Y_1, \dots, Y_k – intrări secundare, nu sunt accesibile din exterior.

Starea intrărilor secundare formează starea internă PREZENTĂ a CLS

Y'_0, Y'_1, \dots, Y'_k - ieșiri secundare, nu sunt accesibile din exterior

Starea ieșirilor secundare formează starea internă URMĂTOARE a CLS

$\Delta t_0, \Delta t_1, \dots, \Delta t_k$ – elemente de memorie (de întârziere)

Stările URMĂTOARE devin PREZENTE după un interval de timp determinat de elementele de memorie (întârziere).

La circuitele logice secvențiale variabilele de intrare, ieșire și stare pot avea numai două valori “1logic” și “0 logic” cu un număr finit de stări.

În funcție de elementele de memorie, care asigură temporizarea semnalelor, circuitele logice secvențiale se împart în două mari categorii:

circuite secvențiale asincrone

circuite secvențiale sincrone

La circuitele secvențiale asincrone, starea prezentă a circuitului poate fi modificată în orice moment, ca efect al schimbării nivelelor logice aplicate la intrările principale. Fiecare element de memorie este format dintr-un șir de porți logice prin care întârzie semnalul logic care se propagă prin aceste porți, deci elementul de memorie este un dispozitiv de întârziere. Deoarece această întârziere nu poate fi controlată, aceste circuite pot deveni instabile, motiv pentru care circuitele secvențiale asincrone se utilizează foarte rar.

La circuitele secvențiale sincrone, starea prezentă a circuitului poate fi modificată numai la apariția unui semnal de temporizare numit semnal de ceas sau tact. Semnalul de ceas este un șir de impulsuri dreptunghiulare care se aplică circuitului printr-o intrare suplimentară numită intrarea semnalului de ceas. Elementele semnalului de ceas sunt prezentate în figura 6.1.2.




Figura 6.1.2 Elementele unui semnal de ceas (semnal dreptunghiular)

Raportul dintre lățimea duratei și perioadei semnalului de ceas se numește factor de umplere.

Un semnal de ceas poate fi activ fie pe frontul crescător (atunci când starea circuitului se schimbă pe frontul crescător) sau pe frontul descrescător (atunci când starea circuitului se schimbă pe frontul descrescător).
